(51)Int CI.

PATENT ABSTRACTS OF JAPAN

(11)Publication number 09-189750 (43)Date of publication of application 22.07.1997 09-189750

G01R 31/316

GOSF 3/05

G06F 11/22

(21)Application number (22)Date of fling

08-203773 01.08.1996

(71)Applicant (72)Inventor

SCHLUMBERGER TECHNOL INC SCHLUMBERGER TECHNOL ROSENTHAL DANIEL KONATH KANNAN WHYTE ROBERT NORTON ERIC PEARCE STUART ROBERT

(30)Priority Priority number 95 510397 Priority date 01.08.1995 Priority country US (54) ANALOG CHANNEL FOR MIXED SIGNAL VLSI TESTER

http://www1.ipdl.jpo.go.jp/PAT/result.idetail-main/wAAAa13262DA409189750P1.htm

01/07/18


2/2 ページ

Searching PAJ

(57)Abstract.
PROBLEM TO BE SOLVED: To provide a test device capable of minimizing data transfer, parallel post data processing in analog.

PROBLEM TO BE SOLVED. To provide a test device capable of minimizing data transfer parallel post data processing in analog channel and flexibly synchronizing.

SOLUTION In an inspected device test device(DUT) for mixed signal integrated circuit having a master clock 250, a plurality of digital channels and a plurality of analog channels, each digital channel has digital pin slices 310 and 315 for receiving a timing basis from the master clock 250 and communicating with digital pin electronics and digital pin electronics 325 and 330 for impressing digital signal in the DUT 290 and then communicating with the digital pin slices to receive the digital signals, and each analog channel has an analog supply source sequencer 350 under the control of a DSP module 340, analog pin electronics 345 and an analog measurement sequencer 355.



LEGAL STATUS
[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application] [Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C) 1998,2000 Japanese Patent Office

(19) [[本国特許广(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-189750

(43)公開日 平成9年(1997)7月22日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	F I	技術表示箇所
G 0 1 R	31/316			G 0 1 R 31/28	С
G06F	3/05	351		G 0 6 F 3/05	3 5 1 A
	11/22	310		11/22	3 1 0 R

審査請求 未請求 請求項の数8 OL (全34頁)


		世 旦明不	不耐水 附外级0数6 OL (主 34 页)
(21)出願番号	特願平8 -203773	(71)出顧人	591068137
			シュルンベルジェ テクノロジーズ, イ
(22)出顧日	平成8年(1996)8月1日		ンコーポレイテッド
			SCHLUMBERGER TECHNO
(31)優先権主張番号	08/510397		LOGIES, INCORPOATED
(32)優先日	1995年8月1日		アメリカ合衆国, カリフォルニア
(33)優先権主張国	米国(US)		95115, サン ノゼ, テクノロジー ド
			ライブ 1601
		(72)発明者	ダニエル ローゼンサル
			アメリカ合衆国, カリフォルニア
			95070, サラトガ, ブルックグレン
			ドライブ 11891
		(74)代理人	弁理士 小橋 一男 (外1名)
			最終頁に続く

(54) 【発明の名称】 混合信号VLSIテスタ用アナログチャンネル

(57)【要約】 (修正有)

【課題】 データ転送を最小とし、アナログチャンネル 内における並列データ後処理を可能とし、柔軟性のある 同期が可能なテスト装置を提供する。

【解决手段】 マスタクロック250、複数個のデジタ ルチャンネル、複数個のアナログチャンネルとを有する 混合信号集積回路被検査装置(DUT)テスト装置にお いて、各デジタルチャンネルは、マスタクロック250 からタイミング基準を受取ってデジタルピンエレクトロ ニクスと通信を行なうデジタルピンスライス310、3 15と、DUT290ペデジタル信号を印加しそれから デジタル信号を受取るためにデジタルピンスライスと通 信を行なうデジタルピンエレクトロニクス325、33 Oを有し、各アナログチャンネルは、DSPモジュール 340の制御下にるアナログ供給源シーケンサ350. アナログピンエレクトロニクス345と、アナログ測定 シーケンサ355を有している。



【特許請求の範囲】

【請求項1】 混合信号集積回路被検查装置(DUT) テスト装置において、

1

(a) マスタクロッケ(250)、

(五) 各デシタルチャンネルが、(主)前記マスタクロ **,ケ (2.5 o) から々イミング基準を受取り且つデジタ** ルビンエレクトロニクスと通信を行なうデジタルピンス ライス (310, 315)、 (ii) DUT (290) へ デジタル信号を印加し且つそれからデジタル信号を受取 るために前記デジタルピンスライスと通信を行なうデジー10 タルビンエレクトロニクス(325、330)、を有す。 る複数個のデジタルチャンネル、

(で)各アナログチャンネルが、(i)前記DUT(2)

90) へ印加すべきアナログ信号のデジタル表示を発生 するためのDSPモジュール(340)制御下にあるア ナログ供給源シーケンサ(350)、(ii)前記アナロ が供給源シーケンサ(350)に応答して前記DUT (290) ペアナログ信号を印加し且つDUT(29 (1) からアナログ信号を受取るアナログピンエレクトロ ニ ケス (345)、 (rin) 前記アナログピンエレクト ロニクス (350) に応答して前記DUT (290) に よって発生されるアナログ信号のデジタル表示を用意す るアナログ測定シーケンサ (355)、(iv) 前記アナ ログ測定シーケンサ(355)内に格納されているアナ ログ信号の表示を処理し且つ前記アナログ供給源シーケ ンサ (350) へ制御情報を供給するプログラム可能な DSPモジュール(340)、を有している複数個のア

【請求項2】 請求項1において、前記DSPモジュー ル (340) が第一D S P (500) 、第二D S P (5 05)、前記第一DSP(500)及び前記第二DSP (505) ヘアクセス可能な少なくとも1個のメモリ (530,535)を有することを特徴とする装置。

ナログチャンネル、を有することを特徴とする装置。

【請求項3】 請求項2において、前記第一DSP(5 00)が前記アナログ測定シーケンサ(355)によっ て用意されたアナログ信号のデジタル表示を受取り。前 記アナログ信号のデジタル表示を処理して結果を発生。

し。且つその結果を前記メモリ内に格納すべくプログラ ムされており。且つ前記第二DSP(505)が。前記 記結果に依存して前記アナログ源シーケンサを制御すべ 三プログラムされていることを特徴とする装置。

【請打項4】 請打項2において 前記少なくとも1個 ひょもりがガローバルメモリ (535)を有することを 特徴とする装置。

【請打項5】 請封項2において 前記少なくとも上個 **⇔メモリがDSP間先入先出メモリ(530)を有する** ことを特徴とする装置。

【請】項6】 請封項2において、前記DSPモジュー ル(340)が、更に「前記第一DSP(500)と通「50」信号装置は、デンタル信号!力又は出力に加えて「上個

信を行なろデータメモリ(520)及びプログラムメモ リ (550) を有すると共に 前記第二DSP (50 b) と通信を行なうデータメモリ(52b)及びプログ ラムメモリ(5.5.5)を有することを特徴とする装置。 【請求項7】 請求項上において、前記DSPモジュー ル (340)がDSPエンシン (440)、第一メモリ (460)、第二メモリ(465)、前記第二メモリ (465)内のデータが前記DSPエンジン(440) ペアクセス可能である間に前記第一メモリ(460)内 ィ、格納するためにアナロク測定シーケンサ(355)か らの捕獲データを第一状態にある場合に選択的に通過す へく作用する多状態スイッチ(455)、前記第一メモ リ(461)内のデータが前記DSPエンジン(44 (1) ヘアクセス可能である間に前記第二メモリ(46) 5) 内に格納するためにアナログ測定シーケンサ(35 **5)からの捕獲データを、第二状態にある場合に、選択** 的に通過させるべく作用するスイッチ(455)を有す ることを特徴とする装置。

【請求項8】 請求項7において、前記DSPエンジン (440)が、第一DSP(500)、第二DSP(5 05)、前記第一DSP(500)及び前記第二DSF (505) ヘアクセス可能な少なくとも1個のメモリ (530, 535)を有することを特徴とする装置。 【発明の詳細な説明】

(0001)

【発明の属する技術分野】本発明は、混合信号VLSI 装置をテストする装置及び方法に関するものである。 [0002]

【従来の技術】デシタル集積回路(IC)装置は、典型 的に、所定パターン及びタイミング関係にある二進励起 信号からなるパターンを該装置のピンへ印加することに よってテストされる。デジタルテストシステムは、該装 置の結果的に得られるデジタル出力信号を観察しそれら を予め定めた真理値表と比較する。各時間インターパル 期間中に、該装置の出力ピンにおけるピット(1及び) (1) が真理値表のヒットと一致するか否かに依存して合 否决定が行なわれる。これらの装置に対するテストシス テムは、テストすべき装置のタイプの条件に適合させる ように、柔軟性があり且つプログラム可能なものであ メモリ内に格納されている前記結果へアクセスし且つ前。40~る。高速でプログラム可能なデジタルテストシステムの 一例は、カリフォルニア州サンフゼのシュルンベルジェ

テクプロジィース社から市販されている1189000 ト×ンパテムがある。 【自自自3】テストすべきその他の装置は純粋にデジタ

ル的なものではない。これらの装置は「混合信号」装置 として知られ。且つデジタル及びアナログの両方の信号 特性を存する場合がある。混合信号装置は「しばしば」 始とデジタル的なものであるが、純粋にデジタル装置を テストする場合にテストすることは不可能である。 磊合

異はそれ以上のアナログ信号入力 (例えば、アナログ・ デジタル変換器(ADC))又は1個又はそれ以上のア 土口 2信号出力(例えば、デジタル・アナログ変換器 (1) A (*))を必要とするピンを有する場合がある。混 合信号装置は、アナロク信号のデジタル表示を受取るか 又は供給するピンを有する場合がある(例えば、コーダ ・テコーダー装置(CODEC))。アナログ信号の デジタル表示は、デジタル形態でコート化されている情 報がアナログ値を表示する点においてデジタル信号と異 なる。コード化された信号の出力ピットを時間窓内にお 10 いて予め定義した真理値表と比較するだけでは不充分で ある。何故ならば、その装置が期待された通りに動作す るか否かを決定するために評価されればならないのは1 及ひりてコード化されている情報だからてある。そのコ …下化されている信号は1個のピン上の直列データ又は 複数個のピン上の並列データの形態である場合があり且 つ多数の方法のうちのいずれかを使用してコード化され ている場合がある。該装置の直流 (DC) 特性をテスト することに加えて、該テスタはあるエラーバンド内にお いて基本的に同一のアナログ値を表わす任意の数の異な。20 るビット結合を許容可能なものとして認識せねばならな い。DUTの出力を解析するために、アナログ及びデジ タル出力信号から定量的性能パラメータを抽出するため にデジタル信号処理が使用される。

3

【0004】混合信号装置のテストは時間のかかるものである。個別的なテストサイクルは「1組の入力励起を装置へ印加し且つ該装置の応答を測定することから構成される場合かある。例えば、アナログ電圧をADCへ印加し且つその結果得られるデジタル出力を検知する。テストサイクルは種々の条件下での装置性能を評価するたるのに、多数の組の異なる組の励起に対して繰り返して行なわれる。例えば、アナログ電圧をその予測される動作範囲にわたってADCへ印加する。測定の信号対雑音比が低い場合には、各組の入力励起に対して複数個のテストサイクルを実行し且つ結果を平均化せねばならない場合がある。装置性能の再現性についてもテストを行なうことか必要な場合があり、その場合には更に多数のテストサイクルが必要とされる。

【0005】DUTへ印加する励起は しばしば 前の デストサイクルにおいて印加した励起に対するその応答 40 に依存する場合がある。従って、全体的なテスト時間を 妥当な範囲内に維持すべき場合には、後処理を迅速に行 なわねばならない。

【0006】従来の混合信号テストシステムにおいては一単一のホストコンピュータか全体的なテストプロセスを制御し且つ複数個のアナログチャンネルに対してデジタル信号処理を行なうものである。複数個の供給額からのデータはメインのテストプログラムで同期的に処理される。あるテストシステムにおいては一ホストコンピュータはアレイプロセサ!!はデジタル信号プロセサによ

って補充される。各アナログチャンネルにおいて高速で ーリエ変換(FFF)処理を行なったとしても 計算用 の資源がチャンネルによって共用されているテストシス テムは本来的な欠点を有している。第一に、大量の情報 かDUTへ信号を供給し又はDUTから信号を受取る答 アナログチャンネルを介して通過せねばならない。DU Tからの信号はデジタル化され且つチャンネル内のメモ リ内に捕獲される。との大量のデータは一後処理を開始 する前に、ハスを介して共用されているプロセサム転送 されねばならない。とのデータ転送遅延は、チャンネル 数及びDUTに関して実行されるべきテストサイクルの 数によって乗算された場合に顕著なものとなる。第二 に、共通バスを介して共用されているプロセサペテーク を転送することは、チャンネル毎に順番に行なわれねば ならない。従って、データは、チャンネル毎に順番に誇 共用されているプロセサ及び、又はアレイプロセサにお いて後処理される。逐次的なデータ転送及び処理はスル ープット遅延を発生する。テスト速度はテストシステム のアーキテクチュアによって制限される。

4

【0007】更に、従来のシステムは単一プログラム「スレッド」、即ちメインプロクラムを有している。即ち、メインプログラムがデータの捕獲を行ない且つ共用されているプロセサによってデータの後処理を行なう。共用されているアレイプロセサ又はDSP分岐されたプロセスは、メインプログラムと並列的に稼動するものではない。従って、従来のシステムはDSPエンジンの真に非同期的な制御を可能とするものではないので、従来のシステムにおいてはDSPエンジンは最適な態様で使用されるものではない。

) 【0008】アナログ信号とデジタル信号の両方を取扱う混合信号装置はより大きな機能性、性能及び速度を有するものである。これらの装置は、DC特性を包含するデジタル及びアナログ回路の結合したデストによって、それらが順調に動作する状態において、システムとしてデストせねばならない。混合信号装置をシステムとしてデストするために、該装置へ入力され且つそれから出力されるアナログ及びデジタル信号の発生及ひ測定は柔軟性のある同期を必要とする。現在使用可能なデスタは、混合信号装置の問期的及び非同期的制御を与えるのに適切なものではない。混合信号装置のより高速且つより希軟性のあるテストシステムが所望されている。

[0009]

【発明が解決しようとする課題】本発明は「以上の声に鑑みなされたものであって「上述した如き従来技術の欠点を解消し、データ転送を最小とし、アナログチャンネル内における並列データ後処理を可能とし且つ柔軟性のある同期を可能とした混合信号テスト装置及か方法を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明の好適実施形態に

よれば、データ転送を最小とも、アナログチャンネル内 において並列データ後処理を可能とし日つ柔軟な同期を 可能としたテスト装置及び方法が提供される。

【0011】複数個のアナログチャンネルが設けられて おり、各アナロクチャンネルは、供給源デジタル信号ブ ロセサ、データ供給源シーケンサ、デンタル供給源計 装、アナログ供給源計製、アナログ測定計装、デジタル 測定計装、デジタルビンマルチ プレクサ、デシタル測定 シーケンサ、DSFアトレス可能マルチバンク捕獲メモ リ、捕獲デジタル信号プロセサ、供給源DSPと捕獲D 10 SPとの間の通信のためのDSP間フィードハック経路 を有している。各アナロクチャンネルは、そのアナログ 又はデジタル計装が、又はその組合わせのいずれかによ って、DSP間フィートバック経路を使用して完全なフ ィードバックループの形態で配設させることが可能であ

【0012】DUTの応答は該チャンネルにおいて処理 し、その処理結果は、後のテストサイクルのためのバラ メータを画定するために使用し、且つこれらのパラメー タに対応する信号が発生され且つDUTへ印加される。 次ぎのテストサイクルを画定するためにアナログチャン ネル内においてこのような対応で1つのテストサイクル の結果をループバックさせることの可能性はテストプロ セスを高速化させる。供給源DSPは実時間で信号を台 成し且つアナログ又はデジタル供給源計装を介して負し Tへ印加させることが可能である。供給源DSPは実時 間で供給源シーケンサメモリアドレス(波形又は波形セ グメントを表わすメモリ内に格納されている皮形データ に対するポインタ)を合成し且つアナログ又はデジタル 供給源計装を介してそれをDUTへ印加することが可能 30 である。

【OO13】DUTの応答はチャンネル内の捕獲メモリ へ書込まれ、該メモリは--時的な格納バッファを介する ものではなく捕獲DSPによって直接的にアドレス可能 てある。処理を行なう前にデータを転送することを回避 することは、テストプロセスを更に高速化させる。捕獲 DSFの制御下にあるマルチパンク捕獲メモリは、別の バングに前に書込まれたデータを処理しながら、DUT 応答を表わすデータを1つのパンク内へ書込むことを可 能とする。このような態様でデータ捕獲とデータ処理と をインターリーブさせることにより、テータ捕獲とデー ク処理とを同時的に進行することを可能とし、テストプ ロセスを更に高速化させる。

【0014】各アナログチャンネルに対して供給源りS Pと捕獲DSPとが設けられているので、「スレッディ 」が、技術を使用し、その場合に、多数の処理スレッド の各々は、資源の利用を最適化するために 他のスレー **上とは独立的に処理を実行する。 デストプロセスのメイ** ニスレッドはDSPとの頻繁な通信に対する必要性によ って拘束されることはなく且つアナログチャンイルのD=50=ジタル信号を供給するデンタル出力端175を有してい

SPで実行されるべき種々の処理を発生させた後にその 他の種々の作業 (計算、ハッファ管理、アナロクチャン ネルバートウェアが関与することのないデジタルテスト 等)を実行することが可能である。テストシステムの各 アナログチャンネルは独立的(即ち、アナログチャンネ **元は処理用資源を共用することはない)であるので**。デ スト時間を劣化させるととなしに複数個の混合信号測定 を並列的に実行することが可能である。並列デストのた めの高速なテスト時間を容易化させるためにチャンネル は単独的又は組の状態でプログラムすることが可能であ る。アナログクロックは高精度で高分解能であり低ジッ ターのグロック信号を発生し、該グロック信号はDSP 技術を容易とさせるためにシステムマスタクロック(従 って、デジタルサフシステム) とフェースロックされて いる。

【0015】処理は独立的であるが、必要な場合には、 データを共用することが可能である。処理マネジャーが 実行中の異なるスレッドを追従する。処理の同期は、意 志决定又は依存性が発生する所定の時刻において効果的 に達成される。このアプローチは、データ捕獲及び後処 理に対しDSPの最適な使用を確保している。捕獲メモ リから捕獲DSPへ捕獲テータを移動させるために必要 な待ち時間は存在しない。捕獲DSPは捕獲メモリへ直 接的にアクセスすることが可能であるので、処理を開始 する前に、捕獲したデータは捕獲メモリから個別のDS P(又はアレイプロセサ)メモリへ転送することは必要 ではない。

[0016]

20

40

【発明の実施の形態】図上は本発明に基づく混合信号テ スタのある機能的能力を示している。混合信号DUT-1 00は、例えば正弦波110等の特定した形態のアナロ グ励起信号を供給すべきアナログ入力端105を有して いる。アナログ励起信号は、データシーケンサー15に よって供給され且つDACT20によってアナロク形態 へ変換されるデジタルデータとして表わされている。次 いて、このアナログ信号はフィルタ125を介して入力 端105へ供給される。混合信号DUT100は、特定 した形態のテジタルデータとしてコード化したアナログ 情報が供給されるデシタル入力端130を有している。 このデジタルデータは、フォーマット化した信号をデジ な心入力端130へ供給するフォーマッタ140へデー タジーケンサー35によって供給される。

【0017】混合信号DUTは、テストンステムによっ て解析されるべきアナログ信号150を供給するアナロ 7出力端145を有している。その信号は、フィルタ1 55を介してADC16ロへ通過される。その結果得ら れるテンタル化された信号は捕獲メモリー65内に格納 され 診 メモリはDSP170ペアクセスするととが可 能である。混合信号DUIは「アナログ情報を表わすデ

る。そのデジタル信号はフォーマッタ180へ通過さ れ、ボフォーマッタはそのデジタル信号をデコードし且 つ結果的に得られるデコードされた情報を捕獲メモリ1 85内に格納する。捕獲メモリ185内のデータはDS P190に対してアクセス可能である。DSP170及 **ひDSP190は 該DUTから受取った信号の時間を** ベースとした解析及び周波数をベースとした解析を実行 するためにプログラムすることが可能である。

【0018】図2は本発明に基づく混合信号テストシス テムのアーキテクチュア全体図を示している。ワークス 10 テーション200がトップレベルのプロクラミング及び テスタの制御のためのユーザインターフェースを提供し ており、且つDSPプロセサ220と通信を行なうテス タコンピュータ210と通信を行なる。以下に更に詳細 に説明するように、各アナログチャンネルに対して一対 のDSPプロセサが設けられている。DSPプロセサ2 20はアナロクシーケンサ230を駆動し、該シーケン サは必要に応じてアナログクロック供給源240からク ロック信号を受取る。アナログクロック供給源240 は、デジタルマスタクロック250に対する基準を与え。20 ている。デジタルピン「スライス」260はデジタルマ スタクロック250からタイミング基準を受取る。デジ タルピンスライス260はデジタルピンエレトロニクス 270と通信を行なう。アナログシーケンサ230はア ナログピンエレクトロニクス280と通信を行なう。デ ジタルピンエレクトロニクス270及びアナログピンエ レクトロニクス280は被検査装置(DUT)290の ピンへ励起信号を供給し且つ該ピンから応答信号を受取 る。アナログ信号及びデジタル信号はアナログシーケン サ230、アナログチャンネルクロック信号発生器24 0、デジタルマスタクロック信号発生器250及びデジ タルピンスライス260の同期を介して連携されてい る。

【0019】図3は本発明の好適実施例に基づく混合信 号テストシステムのデジタルチャンネル300及びアナ ログチャンネル305のハイレベルのブロック図を示し ている。デシタルチャンネル300及びアナログチャン ネル305の数は設計上選択されるものであり、好適実 施例では448個のデジタルチャンネルと4個のアナロ グチャンオルとを有している。制御可能なマスタグロッ 40。 2250か、例えば306、5MH2乃至312、5M 日とにおけるクロック信号を、名デジタルチャンネルの テンクルピンスライス (デンタルピン制御器) 及び各ア ナロクチャンマルのアナロククロック発生器。例えばデ ンタルチャンマル位置のデンタルピン制御器310、デ ンタルチャンマル448のデンタルピン制御器315、 アナログチャンネルクロック信号発生器340個供給す

【0020】テンタルピン制御器はピンエレクトロニク ス(FE)カード及びDUTが装着されているロードボー50 Pプロセサモシュールが各チャンネルに対して設けられ

ード320を介してDUTと通信を行ない。例えば、デ ごタルピン制御器310及ひ315はPEカード325 及び330を介してDUT290と通信を行なり。デジ タルチャンネルは従来の修様で動作し、各デジタルチャ ンネルは、所定のバターンに従ってDUTのピンを駆動 し及び「又は予定された応答パターンと比較するために DUTのピン上のデジタル信号を検知するために従来の。 態様でプログラムすることが可能である。

【0021】台アナログチャンネルは、混合信号テジタ ルサプシステム335 プログラム可能なデシタル信号 プロセサ (DSP) モジュール340、アナロクピンエ レクトロニクス (PE) 345を有している。混合信号 テジタルサブシステム335は「クロック信号発生器2 40 アナログ供給源シーケンサモシュール350 ア ナロク測定シーケンサモジュール355を有している。 アナログPE345は、波形供給源(WFS)380、 入力(1 P) 及び出力 (O P) フィルタ385、波 形測定器390を有している。

【0022】DUTへ印加すべきアナログ信号パターン のデジタル表示は、クロック2.4.0からのクロック信号 と同期するプログラム可能なDSPモジュール340の 制御下にあるアナログ供給源シーケンサモジュールによ って発生される。これらのデジタル表示は波形供給源3 80へ供給され、該波形供給源はそれらをアナロク励起 信号へ変換する。アナログ励起信号は必要に応じてフィ ルタ385を介して通過され、且つロードボード320 を介してDUT290へ供給される。

【0023】DUT290からのアナログ応答信号はロ ードボード320を介してデジタル化のために波形測定 器390へ通過される。アナログ応答信号は必要に応じ てフィルタ385を介して通過される。アナログ応答信 号のデジタル表示は格納のため及び後処理及びDSPモ ジュール340による解析のためにアナログ測定シーケ ンサモジュール355へ通過される。

【0024】図4は図3のテストシステムの信号経路の より詳細を示したブロック図であって、同一の構成要素 には同一の参照番号を付してある。図示した実施例にお いては 名アナログチャンネルはアナログピンエレクト ロニクス (PE) カート (波形供給源380、フィルタ モジュール385、旋形測定器390)、2個のアナロ カシペトゲンサカー し (アナログ供給源シーケンサ350) 及びアナログ測定シーケンサ355)、1個のDSPモ ジュール340を有している。台チャンネルは、特定の アナログ信号帯域幅点が分解能に対して最適化させるこ とか可能である。アナログPEカー上は、好適には「デ ジタルP主カードと共に低フィブテストペッド400円。 に位置されている。

【ひりじも】アナログ供給源シークンサモンュール35 ローアナログ測定シーケンサモシュール355及びDS 20

ている。これらのモジュールは「好適には、システムメ インコレーム又はアナログケージ402内に位置されて いる。アナログ供給源シーケンサモジュール350は、 先入先出メモリ470、シーケンサ478、シーケロナ イザ474 シーケンサメモリ47も及びマルチプレケ サ (MUX) 478を有している。アナログ測定シーケ シサモジュール355は、マルチプレクサ480、デー タバッカー482、データフォーマッター484、シン 2ロナイザ486を有している。アナログ供給源シーケ ュール355は、例えば125MH2乃至250MH2 の範囲内のクロック信号を発生することの可能なチャン ネル毎アナログクロック信号発生器240からの選択し た周波数のグロック信号によって同期される。この選択 可能なグロックは、所望の周波数又はデータレートにお いてDUTへの信号及びそれからの信号をアナログチャ ンネルが供給し且つ測定することを可能としている。例 えば、特定したITU-TSS(以前はCCITT)国 際標準周波数においてモデム装置と通信することにより モテム装置をテストすることが所望される場合がある。 【0026】アナログ供給源シーケンサモジュール35 ロは、皮形供給源380を介して、及び、オプションと して、フィルタ385を介して、DUTへ供給される複 雑な波形のランタイム発生を与える。アナログ供給源シー …ケンサモシュール350は、更に、サブルーチンメモ リ及び別のデータマルチプレクサ405を介してアナロ **準信号のデジタル表示をデジタルピンスライス410ペ** 供給することか可能である。このデジタル表示は、デジ タルピンエレクトロニクス415を介してDUT29の 入力ピンを駆動するために使用される。一実施例におい 30 ては、56個のデジタルPEユニット415が本システ ム内に設けられており且つユーザが定義したテストプロ グラムがアナログチャンネルによって使用するために必 要に応じてそれらを選択することが可能である。

9

【0027】デジタルPEカート420からのデータ は、デジタルピンスライス425、「Hフェイル(H チョュー)」マルチプレクサ430及び「アナログ」で ルチプレクサ435を介してアナログ測定シーケンサ3 5.5 へ通過する。アナログ測定シーケンサモジュール3 5.5 は、デンタルPEカード4.2.0 又は波形測定カート。 390からのデータをDSPモシュール340内へ転送 する。アナログ測定シーケンサモシュール355は、該 コータをフィーマット化し且つそれをDSTモジュール 340、転送する。

【ロロミ8】各DSPモンュール340はDSPエンン シオキコ及びトスーパーメザニン(super mo:: フォルトne)」445を有している。AMS355か **47. 万するデータは、ECL対手工工変換器450を介** し、さいでスイッチ455を介して、フモリ460又は 4.6.5 ウー方へ通過される。DSPエンド 1.4.4.0から、50、クモードにおいては、AMS 3.5.5 からのデータを処理

スーパーメザニン445小供給されるデータはラッチ4 66及びTTL対臣CL変換器468を介してアナログ **供給源シーケンサ350小通過する。**

【0029】DSPコンジン440は、例えば、メリー ラント州シルバースプリングのイクストス(1xtho s) インコーボレイテットから販売されているモデルト XD7232信号処理ボートのような市販されているプ ロセサポードとすることが可能である。図5はCのIX **D7232ボードのハイレベルアーキテクチュアを示し** シサモシュール350及びアナログ測定シーケンサモジー10~ている。一対のデジタル信号プロセサ500、505の 各々が、夫々のデータバス510,515を介して、ス --パーメザニン445、夫々のデータメモリ520、5 25、DSP間先入先出(F1FO)メモリ530及び グローバルヌモリメザニン535と通信を行なり。デジ 女ル信号プロセサ500、505の各々は、夫々のプロ グラムバス540、545を介して、夫々のプログラム メモリ550、555と通信を行なり。プログラムパス 540、545は、更に、ポード制御器/VMEインタ ーフェース560を介してVMEパス565及びシリア - ルポート570、575への通信を与えている。

【0030】データメモリバンク520、525及びぐ ローパルメモリ535は対応するDSPプロセサアドレ ス空間内にマッピングされており、それによりDSPプ ロセサが通常のメモリのようにこれらの要素へアクセス することを可能としている。アドレス発生器(不図示) はアナログ測定シーケンサ355ではなくDSPプロセ サによってアクセスされる。

【0031】DSP A500はスーパーメザニンメモ リ460又は465のアドレス空間内における位置に対 してアドレス発生器Aを設定する。DSP。A500が メモリ (例えば、メモリ460) の1つのパンクから読 取を行なっている間に、AMS355は他方のメモリバ ンク (例えば メモリ465) 内にデータを格納するこ とが可能である。次いで、DSP。A500はバンクを スイッチし、且つ、AMS355が最初のバンク(例え ば、メモリ460)内にデータを書込んでいる間に、D SP-A500は2番目のハンク(例えばメモリ46 5) からデータを読取ることが可能である。捕獲したも の全てに対して充分な空間がメモリバング内に存在する 40 場合には、DSP-A500は高速のAMS445か前 に捕獲したものに上書きすることの恐れなして1個のハ 」と内に複数個の捕獲したものを強制的に入れるように アドレス発生器Aを設定することが可能である。上つの メモリハンク内において上個の捕獲したものが得られる と、DSPはAMSをロックアウトして。それがスーパ · ・ × ザニン内にデータを書記むことを阻止する。

【0032】AMS355に対する人力。出力(上) ロ)方法は、2つの異なるモード、即ち「ロックモード 及び実時間モードで制御することが可能である。ブロッ

するためにDSP-A500のみが使用される。このモ ードにおいては、スーパーマザニン445の全てのパン クはDSP-A500によって制御される。入力データ カウントに対応するDSP一A500内のレジスタ (不 [7]示) の寸法は、スーパーメザニン445の全メモリす 法と等しい。スーパーメザニン445は、転送されるデ ・・々寸法に対応するカウンタ(不利示)を有している。 DSP-A500は入力するデータが開始するスーパー ヌザニン445内のベースデータを知停している。更 に DSP-A500は現在のデータが格納されている 10 アドレス位置に対するポインタをアップデートさせる。 DSP - Aはスーパーメザニン 445 におけるデータア ドレス発生をイネーブル及びディスエーブルさせること が可能であり その際にそれをAMSからカットオフす る。DSP-A500は、更に、スーパーメザニンをリ セットすることが可能である。

【0033】スーパーメザニン445は入力データブロ ックの終りにDSP-A500ペインタラブトを送給す る能力を有している。スーパーメザニン445は、特定 した数の人力データブロックの後にDSP - A500 cc 20 インタラブトを発生するための能力を有している。スー パーメザニン445は、データを損失することなりに一 方のパンクが満杯である場合にメモリバンク460、4 65の間でスイッチすることが可能である。スーパーメ ザニンは特定のブロック寸法を受取った後に次のバンク ヘスイッチするようにセットアップすることが可能であ

【0034】プロックモード。現在のテストに対する捕 獲したものの寸法に基づいて、DSP-A500はテス トプログラムにおいて特定されているデータに基づいて 30 スーパーメザニン445内に転送カウンタを設定する。 スーパーメザニン445が転送カウンタ内において特定 されている寸法に対応してMAS355からデータプロ ック(レコードとしても知られている)を受取ると、ス ーパーメザニン445はDSP=A500に対してイン タラプトを発生する。DSP-A500は、MAS35 5からある数の入力プロックが送られた後においてのみ インタラブトが発生されるようにスーパーメサニン44 5を構成させるととが可能である。DSP-A500が スーパーメザニン445からインタラブトを受取ると、 それはメモリバンク内のデータの処理を開始する。DS **上一A500はMAS355かデータを書込んでいるバ** ングペアクセスすることはできない。更に、DSP=A 500は、AMS355がデータを書込んでいる間に、 AMS355からの次の入力に対する必要なレジス々を セットアップするととが可能である。このモードにおい ては、DSP A500は MAS355によってアク セスされている1つを防いて、全てのパロッペアクセス する。

スーパーメザニン(MS)445を示している。図6に おいて DSP A500がマモリバンク465からデ …々を読取っている間にAMS335かメモリバング4 60〜書込を行なっている。SM445内のレシスタ6 00が入力ブロックの寸法、例えば1024パイトを表 わず「Xferlen」の値を保持し、且つAMS33 5からバンク460小転送されるデータのカウントを表 わす「Xfercount」の値を保持している。146 において「DSPーA500はAMS335からのデー |夕を受付けるべくレジスタをセットアップしている。A| MSがパンク460内へデータを入力している間に、D SP-A500はパンク460内のデータペアクセスす ることはできず、DSP~A500は次の入力に対して レジスタをセットアップする。特定した転送長さの終り において、SM445はDSP-A500ペインタラブ トを送る。次いで、DSP-A500は四7に示したよ ろにAMS335のアクセスをバンク460からバンク 465へ変更する。必要なレジスタは既にDSP A5 00によってセットアップされているので、何等データ ロスが発生することはない。この時点において AMS 335がパンク465を充填している間に、DSP A 500はパンク460内のデータを処理する。

12

【0036】実時間モード。実時間動作モードにおいて は、データが継続してAMS335からDSF・A50 0 小転送される。

【0037】本明細書において説明する本発明に基づく 好適な混合信号テストシステムは、シュルンペルジェー TS9000FXデジタルテストシステムのデジタルサ ブシステムに基づいており且つそれを利用している。そ のデジタルテストシステムは、例えば、カリフォルニア 州サンフゼのシュルンベルジェテクノロジィーズインコ ーポレイテッドによって発行されたシュルンペルジェー TS9000FXハードウエア参照マニュアル、発行番 号57010045、第4版、ECO17313、19 93年8月に記載されている。この1TS9000FX システムはテストのセットアップ及びプログラミングを 簡単化させる「ASAP」(アドバンストシンボリック ATEプログラミング) として知られるソフトウエア環 境を包含している。混合信号テスト条件に対処するため に、低ノイズパワー及び接地分布か与えられ。アナログ サブシステム及び計装セットが付加され、且つASA上。 ソコトウエア環境は、混合信号テストノー・ドウエアの制 御のためのフールを提供する。

【0038】図8は1TS9000FXシステムに基づ いた本発明の混合信号テストンステム実施例の全体的な アニキテクチュアを示したブロック図である。DSPモ シュール440はCPUケーシ内に収納されており且つ VMEバス565を介して中央処理装置(例えば、スパ …タブロセサに基づいた「フォース (force)」(*) 【0035】図6及び7はブロック動作モードにおける「50」PU)805及びメモリ810と通信を行なう。CPU

805は、更に ユーザプログラミング及びテストシス テムの制御のためにスクリーン820と入力。出力装置 (何禄宗)とを具備するワーケステーション815と通 信を行なう。CPU805は「更に、システムステータ プ制御器(SSC)825と通信を行なり、VME対デ スタインターフェース (VT1) 828は、VMEハス 565へ取付けられている要素とその他のカードケージ 内に位置されている高速インターフェース(HSI)モ ジュールとの間において高速パスを介しての通信を可能 としており、例えば、制御(C)ケージ835内のHS 1830、高速ピン (H) ケージ845内のHS 184 ① (及びその他の6個の日ケージにおけるそのような日 Slasshを介し)、且つアナログ(AN)ケージ8 55におけるHSI850を介して通信を行なうことを 可能とする。Cケージは、グローバルタイミング及びア トレス発生を与える全ての高速ピンスライスカードとイ ンターフェースする。HSIに加えて、谷Hケージはク ロックバッファカート及び最大で16個のピンスライス カードと適合されている。各ピンスライスカートは4個 のテストペッドチャンネルを制御する。日ケージ当たり。 2つのサブルーチンメモリ及び別のデータマルチプレク サ (SMADM) モジュールは、各々が32個のチャン ネルを制御するように適合させることが可能である。

【0039】VTI828は、更に、VMEバス565 小取付けられている要素とテストペッド内のテストペッ ドインターフェース(THI)モジュール858との間 のテストペッドバスを介して、例えば、テストの前にア ナログチャンネルの種々の要素に対しCPU805から のセットアップ情報を通信し且つテストの後に情報を検 索するために、通信を行なうことを可能としている。時 間測定ユニット250は選択した周波数においてのデジ タルクロック信号をテスト周期発生器(TPG)回路8 60小供給する。メインシーケンス制御メモリ(MSC M)865、命令デコーダ870 デバッグ制御器87 5及びクロックバッファ880も制御(C)ケージ83 5内に収容されている。クロックバッファ885及び8 90は、夫々 Hケージ845及びANケージ855内 に設けられている。制御可能なサブルーチンメモリ及び **交互のデータマルチプレクサ405は、アナログ供給源** ンーケンサ350から又はその他の十プション(SCA) N及び自動プログラム発生器(A P G)パターン供給 源)からのデンタルパターンを選択し且つ格納すること か可能である。直流(自じ)サブシステム895が打し 生の力じ特性の測定のために設けられている。

【ロロ40】図9はこのようなテストシステムのハイレ < 川動作を制御するためのテストプロセサ(例えば。C 上U805)において稼動するスケージューラープログ コムのフローチャートを示している。動作はブロック年 0.0からスター下する。ブロック910において、この

されているか否かをチェッケする。その結果が否定であ る場合には、スケジューラーはデジタルテストを実行す へきものと仮定し且つスティブター5へ進行し、デシタ ルテスト用にLIS9000FXデンタルデスタの「A SAP、ソフトウェア環境を使用する。一方、その結果 が肯定である場合には、スケジューラーはスチップ92 ()において何等かのテストが実行を待機しているか否か。 を判別する。その結果が否定である場合には、スケジュ **ーラーはステップ925において動作を停止する。**

一方、その結果が肯定である場合には、スケンューラーは ステップ930において混合信号テストが行なわれるへ きか否かを判別する。その結果が否定である場合には、 スケジューラーはステップ935へ進行し「ASAP」 ソフトウエア環境を使用してデジタルテストを集行す る。一方、その結果が肯定である場合には、スケジュー ラーはステップ940において実行されるべきテストか 「ロードボードツール (Loadboardtoo 1)」という名称のソフトウエアツールによって制御さ れるべきが否かを判別する。実行されるべきテストがロ ―下ボードツールによって制御されるへき場合には、2. ケジューラーはステップ945において全ての混合信号 テストが完了するのを待機し、次いてステップ950に おいてDSPが現在のテストに対して捕獲データを保持 することが可能であるか否かを判別する。その結果が否 定である場合には、スケジューラーは、DSPが1つの メモリパンクを解放するまで、ステップ955において アイトリング状態を維持する。一方、その結果が肯定で ある場合には、スケジューラーはステップ960におい て現在の捕獲データを保持すべくDSPに命令を与え る。次いで、スケジューラーはステップ965において 現在のテストがロードボードツールソフトウエアによっ て制御されるか否かを判別する。その結果が否定である 場合には、処理の流れはステップ920へ進行する (「A」のマーク)。一方、その結果が肯定である場合 には、スケジューラーはステップ970において現在の 混合信号テストが完了するのを待機し、次いでステップ

【0041】ロートボードツールはテスタの機能的及び 物理的アナログ能力へ容易にユーザかアクセスすること を可能とするソフトウエアインターフェースである。そ わは、混合信号テストの集行、テストステータスのモニ 々、及びテストに関与する装置の制御を与える。図10 は、ディスプレイ820上においてユーザが見るような 機能的表示を示しており、その中にはDUT1000及 びそのピレの表示が示されている。更に、例えばつりく 等のボインティング、選択装置でディスプレイを操作す るととによってDUTのピン・ユーザが機能的に接続さ プログラムは、テスタが混合信号テスト動作の準備がな。50。せた装置の表示も示されている。例えば、波形供給源♥

920小進行する(「A」のマーク)。実行されるへき

更なるテストが存在しない場合には、スケジューラーは

ステップ925において動作を停止する。

40

F1及び波形測定WM1かDUTピン1及び2に接続さ れており、デジタルバターン供給源りPTがDUTビン 3へ接続しており、別のテジタルパタ〜ン供給源DPC かりUTピン4へ接続されている等である。このディス プレイは、ストザがセットアップするリレー制御の状態 (「C」ピット)及ひその他のテストパラメータによっ て決定されるロードホードリレーの現在の状態を示して いる。セットアップが完了すると、ロードボードツール ソフトウエアは必要に応じてその他のASAPツールを 動作させてテストを実行する(例えば、バターン タイ 10 ミング、レベル、DC値等を設定するツール)。

15

【0042】ロードホードワールを介して、ユーザは、 更に、計算、信号供給及び測定、Cヒット制御、アナロ グクロック制御、波形発生及び測定。基準、生産性、仕 様要約、システムステータス、シーケンス動作に対する 特別のソフトウエアツールを動作させることが可能であ る。特定のパードウエアを制御するこれらのツールの各 々は、好適には、ハードウエアのブロック図を表示し且 つそのブロック国のとの部分をユーザが変更することが 可能であるかを表示する。

【ロ043】「DSPツール」はDSPが適宜の転送機 能を実行するようにユーサがプログラムすることを可能 とする。図11において示したように、DSPをプログ ラミングするためのスタンダードなライブラリ機能及び ユーザがコード化した機能と共に、図形的インターフェ ースが提供される。とのツールは、更に、ユーザに対し て関ループテストを記述するための能力を提供し、且 つ、プログラムデバッグ期間中に、機能に関してブレー クポイントを設定し且つアレイデータを表示する能力を 提供している。図11は、1100においてDSPツー。 ルのサンプルのスクリーン表示を示している。ファイル 機能のメニューは1105に示してあり、編集機能のメ ニューは1110に示してあり、動作機能のメニューは 1115に示してあり、計算機能のメニューは1120 に示してあり、ユーザが構成するととの可能なツールバ ーは1125に示してある。デバッグ機能のメニューは 1130に示してある。これらのメニュー項目の各々 は、所望のシステム能力を喚起させるためにマウス又は キーボートの助けを借りてユーザによって選択すること か可能である。

【0044】図】2はユーサか定義した機能のみなら ず。ベクトル、スカラ及びDSPとして分類される広範 囲のスタンター上なうイフラリ機能を含む動作機能のメ ニューヒエラルキーを示している。DSP機能は、ハニ ング(Hanning)約0計算、複雑な高速フーリエ 変換(FFT)の集行 及が時間上メイン自己相関等の 公知の動作に対するアエコリズムを包含している。

【0045】サンプルのコーザが提起した動作シーケン スを図上に表示してあり、その場合に、A。D変換器が らの信号がローパスフィルタ(L.P下)を介して通過さ

れ、格納されたファイルからの信号はパニング窓動作に 露呈される。とれらの2つの動作の結果は各々高速ブー リエ変換(FFT)へ器呈され、回旋され(CON V) 次いで逆高速フトリエ変換(IFFT)が行なわ れて所望の結果を発生する。図上に示したような図形を 構成することによって、ユーザはシステム動作の詳細な 知識なしで所望の動作シーケンスをセットアっプすると とが可能である。ASAPソフトウエア環境は、ユーザ が形成したテストの流れの図形製法から詳細なテストプ ログラムを発生する。

16

【① 0.4.6】「測定ツール」はユーザが測定インストル メンテーション (計装) をプログラムすることを可能と している。測定ツールは幾つかのモード、即ちHAWM (高精度波形測定)、HFWM (高周波数波形測定)又 はデジタルピン、のうちの1つを選択することを可能と している。各モートにおいて、適切な回路図及び測定シ ーケンサ図が表示される。このディスプレイはユーザが、 パラメータをセットすることを促すプロックを有してい る。測定ツールHAWMダイヤグラムの一例を図13に 示してある。HAWMモードにおける測定ツールの主要 な機能はオーディオフィルタを設定し、適宜の高精度測 定オプションを設定し、且つマルチメータを使用して波 形測定装置の電圧出力を測定するためのオプションを提 供することである。HFWMモードにおける測定ツール の主要な機能は、適宜の高周波数測定オプションを設定 し、ビデオフィルタを設定し、且つマルチメータを使用 する波形測定装置の電圧出力を測定するためのオプショ ンを提供することである。デジタルピンモードにおける 測定ツールの主要機能は、HCAGEビットマップマル チプレクサ及びアナログ測定マルチプレクサを制御する ことによって測定シーケンサにおけるデジタルピンをマ ッピングすることである。アナログ測定シーケンサハー ドウエアも測定ツールで制御される。アナログ測定シー ケンサインターフェースの主要な機能は、直接的にDS Pへ送給するが又はアナログ測定シーケンサを介して D SPへ送給するかのデータ経路付けをユーザが選択する ことを可能とし、且つ砂形評価プロック、クロック供給 源、クロック周波数、スタートアンドストップトリガ、 データフォーマット及びデータ捕獲モード等のバラメー タをインターフェースに与えることである。

【0047】供給ツール(SourccTool)はア ナロカ波形。サンフルテータをDUTへ供給する技術を ユーザン与えている。ロードボートソールにおけるハー ドウエアの設定に依存して、このワールにおいて適宜の。 装置同路国が表示される。波形ツール(Wavefor **m午ool)は波形を形成するためにこのコールから喚** 起させることが可能である。使給ワールは3つのモー 下、即ち日AWS(高精度波形供給)、HFWS(高周 波数波形供給) 又はデニタルゼンのうちのいずれか上つ - 50 で動作する。各モードにおいて、適宜の同路四及び供給

シーケンサダイヤクラムが表示される。図14は供給ツ ールHAWSダイヤクラムディスプレイの一例を示して

いる。日下WSモードにおける供給ツールの主要な機能 は、適宜の高周波数供給オプション及びビデオフィルタ を設定することである。デジタルビンモードにおける供 給ツールの主要な機能は、供給シーケンサにおいてテジ グルビンをマッピングするととである。アナログ供給シ ケンサバートウェアも供給ツールで制御される。アナ ログ供給シーケンサインターフェースの主要な機能は、

17

DSPからDUTへデータを供給する場合にアナロク供 10 給シーケンサパードウエアをバイパスすることをユーザ が選択することを可能とし、波形発生ブロック、クロッ **り供給源。クロック周波数、スタートアンドストップト** リガ等のパラメータをインターフェースに与えることで

【10148】その他のユーサがアクセス可能なソフトウ エアツールも好適に設けられている。例えば、基準ツー ルはユーザが基準供給源を制御することを可能とし、且 つ同路四の機能的表示を表示する。波形ツールは発生さ れるべき被形の図形表示を形成する方法を与えている。 Cヒットツールは「C」ヒットリレーを制御し、全ての ロートボードユーザリレーハードウエアのブロック図を 表示し且つとの部分がユーサによって変更することが可 能であるかを表示する。アナログクロックツールはユー ザがアナログクロック動作を操作し且つテスタのジッタ 一供給ハードウエアを操作することを助け、アナログク ロック動作及びジッター供給ハードウエアの図形を表示 し、マスタクロックを制御し且つその図形のどの部分を ユーザが変更することが可能であるかを表示する。シー ケンスツール(SequenceTool)は混合信号 30 テスト期間中に実行されるテスタの活動の順番をユーザ が特定することを可能とする。

【0049】上述した図形ソフトウエアツールは、好適 には、ユーザによるシステムセットアップを簡単化する ために使用されるが、そのようなセットアップは、例え ばユーザによるテストプログラムの直接的な発生等その。 他の公知の手段によって行なうことも可能である。ユー ぜによってセットアップが行なわれると、CPU805 はセットアップ及び制御及びシーケンス情報をVTL8 3.8、Cケーン、Hケージ及びANケージにおけるHS。 トユニット 及び1日1858を介してシステムのハー ドウェアモンュールへ通過させる。このようにして柔軟 に構成することの可能な供給及び測定装置を有する複数。 個のアナログチャンネルが使用可能であることは。本ン ステムが広範囲の混合信号テスト。例えばは30万至3 じを料照して説明するようなテストを効率的に実行する ととを可能とする。

【0050】図15は、チストセットアップ及び動作を 制御する場合に有用な制御フール(Controllo o 4)ソフトウエア 2 一ルの図形表示を示している。と 50 ストの流れは混合信号「MT e s t 」セグメントへ移

の表示は、例えば、ワークステーション2000ディス プレイスグリーンの「ウイントウ」内に表われ、且つデ ストプログラム名称のは一ザエントリ用のブロック、及 び「Build (構築)」 「Load (ロード)」、 リlnstall(インストール)」。「Init (初 期化)」、「Begin (開始)」、「Reset (リ セット)」、「FlowTool (流れツール)」、 ISourceTool (供給源ツール)」、「Tim 1 n g (タイミング)」等の名称の付いた機能を活性化 させるために制御装置(例えば、「マウス」又はその他 のポイント・アンド・クリック装置) によって選択する ことの可能な「ボタン」を有している。

【0051】図16は制御ツールディスプレイのサブウ イン下ウを示しており、その中には、ワークステーショ ン200へ接続されており且つそれを介して制御可能な テストシステムTI、T2。M及びT3を表わすアイコ ンが示されている。テストシステムT1及びT3は、こ の例においては、デジタルテスタ(例えば、スタンター FのITS9000FXデストシステム)であり、一方 20 テストンステムT2 Mは本明細書に説明するような混 合信号テスタである。「TC/M」アイコンをユーサが 選択すると、[4] 7に示したような表示が表われ、その 場合に、「T2」M」の記号の付いたブロックが混合信 号テスタの夫々のチストペットを表わすインジケータペ 取付けられた状態で示される。国示した例においては テストペッド#1「TH1」用のインジケータは、その テストペッドが使用可能であることを表わしており、… 方テストペッド#2に対するインジケータは、そのテス トー、テドが現在使用不可能であることを示している。

「TH1」の記号の付いたインジケータを選択すること によって。ユーザはシステムに対してテストペッド#1 の動作の準備をするべく指示を与える。ユーザがテスト プログラム名称をエンターし且つ「Load」アイコン (1415参照)を選択すると、1418に示したようなデ ストプログラム し, 10 ウインドウが表示されて。テスト プログラム動作のステータス。例えば「テストプログラ ムローディング」、「デストプログラムロード済!等の ステータスを表示する。

【0052】図15の「F1owTool」アイコンを 40 選択することによって、ユーザは図1に示したような 「FTowTool,表示ウインドウを活性化させるこ とが可能である。このFLowTool(流れツール) 表別は、土TS9000FXデストンステムの「ASA **中」ツールを使用していて下の流れをユーザが定義する** ことを助ける。[4] 9の簡単な例においては、テストは 1Begialの記号の付いたブロラクで開始し仕つ3。 3MHaクロテク速度でDUTの機能的デジタルテスト を実行する「3.3 MH 2 F Tent」サガメントへ進行 する。この3.3 MHノデストをパス (合格) すると。デ

る。そうでない場合には、テストの流れは「20MHz Filest」セグマント等へ進行する。単一デストセグ メント 例えば「MTest」セクメントを実行すべき 場合には、ユーザは、そのセクメントのみを実行するた めの選択をすべきボタンを具備する図20に示したよう なサゴウインドウディスプレイを得るために。図19か ら対応するアイコンを選択することが可能である。 単一 セグメント又は選択した一群のセクメントの実行は一テ ストを開発中にテストのデバッグを行なう場合に有用な 場合がある。

【0053】ASAPランタイム実行環境は、テストプ ログラムプロセス及びテスタCPUに関するサポートプ ロセスから構成されている。テストデータ制御(TD C)ソフトウエアはデータ転送用インターフェースを与 え且つUNIXTCP/ICのソケットをベースとした 通信プロトコル上で実現されたランタイムプロセスに対 するイベント通知をサポートしている。テスタコンピュ ータ210上で稼動するTDCプロセスは、例えば、ア ナログサブシステムの構成(「Load」)。アナログ ハードウエアのインストール (「Install」)。 アナログハードウエアの初期化(「Init」)」アナ ロクテスト実行(「Execute」)、DSP結果の 管理、及びアナログデータブロック処理等のアナログラ ンタイムサービス要求を取扱うためのステーメントを有 している。

【0054】図21は本発明に基づく種々の流れにおけ る混合信号テスタのランタイム動作に対する状態線図を 示している。ランタイム実行プロセスはイベント駆動型 状態モデルに基づいているので、状態線図技術はランタ イムの流れを記述する。流れはイベント、状態、活動及 30 び結果の寄せ集めである。ランタイムプロセス制御は、 ASAP環境内におけるアナログサブシステムを操作す るための機能を提供している。との流れの一部を図23 - 29のサブ状態線図に示してあり、特定の流れのより 詳細、状態変化を発生させるイベント、及び状態変化が ち得られる活動を示している。実線の楕円は初期状態及 ひオプション条件を表わしている。点線の区切りは同時 的に発生する状態を示している。

【0055】ユーザは、上述したようなグラフィカルス ーサインターフェース (GUI) か又はキーボードによ るコマンドの直接的エントリ等のオペレータインタープ ュースロンソール(()110)技術によって、ローカスデ 一ション200を介して命令を与える。GUI又はO上 Cコーザがランタイムサービスを要求するが又は事行了 ロセスかうご タイム写行サイクル期間中にイベント (例 えば、テータログか必要とされるか。又は何等かけには デスの致命的なエラーが発生したか又はデスト結果を重 に処理する準備がなされている等)を検知すると、イベ ン上が発生する場合がある。イベントによって確立され

トプログラム状態と関連している活動はランタイム動作 である。ランタイムプロセスの活動に基づいて発生され る結果は特定の要求(イベント)に対する回答である。 【ロロ56】ロード流れ。コーザか、(1)制御ツール ディスプレイの「Load」ボタンを選択するか。又は (2) LOADコマンドをタイプ入力することによっ て、ロード機能を要求すると、ランタイムプロセスは、 2105においてTDC設備からTDC。SETUP。 CONFIGのメッセージタイプを有するTDC動作メ ッセージを受取る。ランタイムプロセスがこの動作メッ セージを受付けた後に、それは1210において「Lo adi状態を初期化させる。図23は「Load」状態 の活動のサブ状態線図を示している。次いで 例えば、

2305においてテストヘッド及びDSPに対しコンフ

ィギュレーション(形態乃至は構成)ファイル内にデフ

ォルトのセットアップ情報をエンターすることによっ

て、システムコンフィギュレーション(形態又は構成)

セットアップを実行する。

20

【0057】インストール流れ。ユーザか(1)制御ツ ールの「Install」ボタンを選択するか。(2) 流れツールから予め定義したINSTALL(インスト ール) セグメントを実行するか、又は(3)INSTA LLコマンドをタイプ入力することによって、ユーザが インストール機能を要求する場合には、ランタイムプロ セスは、TDC設備からTDC、INSTALLのメッ セージタイプを有するTDC動作メッセージを受取る。 ランタイムプロセスがとの動作メッセージを受付けた後 に、それは2115において「Install」状態を 初期化させる。図24は、「Install(インスト ール)」状態のアナログ活動を記述するためのサブ状態 線図を示している。これらは、2405においてのハー ドウエア変数のリセット及びローディング(例えば、ロ **…ドホ…ドキャリプレイション値)。2410における** 発生器(供給源)ハードウエアの初期化(例えば、バタ ーンメモリ内へのパターンのローディング)。2415 においての捕獲(測定) ハードウエアの初期化 242 t)においてのDSPの初期化、2425においてのDS Pへのプログラムのダウンロード、且つ2430におい てのアナロクシステムキャリプレイションの (紹介等を有 している。

【0 0 5 8 】初期流れ。ユーザか、(1)制御ツール表 示の 「扌n jt」ボタンを選択するか。(2)流れフー ルから子め定義したINITセグメントを実行するか、 ソは(3)INITコマンドをタイプ入力することによ って初期化機能を要求すると、ランタイムプロセスは、 **TDC設備から1DC_INITのメッセーンタイプを** 有するTDC動作メッセージを受取る。ランタイムプロ セスがこの動作メッセーンを受付けた後に、それは21 20において「Init」状態を初期化させる。図25 ている社態はランタイムブロセス活動を制御する。テスー50―は「Tnit」状態に関するアナログ活動のサブ状態線

10

20

国を示しており、その場合に、アナロガチャンネルハー 下ウェアの各要素は既知の状態とされ且つDSPユニッ 上がリセットされる。

【0059】実行流れ。ユーサが(1)例えば図20に 示したようにテストツールの「EXECUTL(実 行)」ボタンを選択するか、(2)例えば図19に示し たように流れツールからセグメントを実行するか、又は、 (3)EXECUTE(実行)コマンドをタイプ入力す るかによってテスト実行機能を要求すると、ランタイム プロセスはTDC設備からTDC_EXECUTEのメ 10 ッセージタイプを有するTDC動作メッセージを受取。 る。ランタイムプロセスがとの動作メッセージを受付け た後に、それは2125において「EXECUTE(実 行)」状態を初期化させる。図21の2125において 「execute_SEGMENT (セクメント実 行)」2130、「start_of_test (テス ト開始) 」2135、「HW_reset_teste r (HWテスタリセット)」2140 (ハードウエア高 速初期化)、「execute_test(テスト実 行) 」2145 (とれはテスト流れの全てのテストが実 20 いて停止される。 行されるまで繰り返し行なわれる)、「end_of_ test(テスト終了)」2150(これはテスト動作 を停止させる)を包含するサブ状態線図を示している。 2.1.5.5 において示したように、必要に応じてその他の 流れも与えることが可能である。

【0060】図26-29は「Execute (実 行)」状態のサブ状態線図を示している。 図2.6 は「e xecute_testj状態2145の「conti nue(継続)」モードの更なる詳細を示しており、そ の場合に、テスタは2605においてリセットされ、テ ストは2610においてセットアップされ、混合信号テ ストは2615において実行され(「do_analo g__test」)、デジタルピンエレクトロニクスは2 620においてリセットされ(「RTL_setup_ restore_pins」)、且つ状態2605-2 620のシーケンスは、その流れの全てのテストが実行 されるまで継続する。状態26十0におけるテストセッ トアップは、2625においてのデジタルピンエレクト ロニクスのセットアップ (「RTL...setup._op en_pins() 及び2630においてのアナログチ ャンネルのセットアップ(「ane_setup_an alog;)に対するサブ状態を包含している。図27 は2705においてのテスト装置の機能的テストアップ (エレベル、タイミング、パターン、、セットアッ プェ)、2710においてのDSPセットアップ、27 15においてのシーケンサ波形セットアップ(「しゅa d_analog_sequencerf). 2720 においての波形供給源セットアップ(「srゥ」set up」ws」)。2725においての波形測定セットア

ナロクチャンネルセットアップ状態2630のサツ状態 線図を示している。

【0061】図28は、2805におけるテストスター ト状態及び、2810において測定シーケンサをスター 下させ、2815において供給源シーケンサをスタート させ、且つ2820において機能的テスト(「11cs t 」) をスタートさせるそのサフ状態を含むアナログッ スト状態2615のサブ状態線図を示している。停止条 件が発生すると、テストは状態2825において停止し 且つテスト結果は状態2830においてDSPにおいて 処理するために転送される。図2.9はアナロクテスト停 止のサブ状態線図を示している。DSPは状態2905 においてボーリングされて、それかその動作を完了した か否かを判別し、一方タイムアウトクロックか状態29 10においてチェックされる。DSPかその動作を完了 しているか又はタイムアウトクロックが経過すると、供 給源シーケンサは2915において停止され、測定シー ケンサは2920において停止され、「ftest」が 2925において終了され、且つDSPは2930にお

【0062】図22は関連するハイレース機能と共にラ ンタイムテスト実行サイクルを完全に完了するためのラ ンタイム状態の順番を示している。テストプログラムが ロートされ且つインストールされ、次いてデスタが初期 化される。図22における垂直二重線の間の部分(「F astInit (高速初期化)」から「EOTBinn ing(EOTピン処理)」まで)は実行部分であり。 それは多様な態様で実行することが可能である。生産に おいては、この実行サイクルはテストプログラムの流れ 30 によって指示されて実行され、例えば、テストされるへ き各装置に対して一度実施され且つテストを開始させる コマンドによってピン処理される。プログラミング及び デバッグ期間中に、ユーザは「execute tes t (テスト実行)」部分又は「execute seg ment(セグメント実行)」部分又は「execut e & continue segment(セグメン ト実行及び継続)」部分のみを実施する場合がある。 【0063】注意すべきことであるが、「ftest start」状態2820は、「ftest」のスター トを表わす「einst (Enable INStru ment、即ち装置イネーブル)」トリカに応答して発 生する。このトリガは、図4に示したように「アナロゲ 供給源シーケンサ350及びアナログ測定シーケンサ3 55~供給される。このETNSTトリガは。デジタル サブシステムとアナログインストルメンラーション (計 装) サブシステムとの間の同期信号であり、且つ。例え ば 図8に示したように 命令デコーダ870から供給 される最大で2.5.6個の個別的なトリガイ に トを有す る8ピラトコード化信号とすることが可能である。この ップ(「meas setup」wm」)を包含するアー50 EINSTFリガは 例えば、DUT 印加されている

23

デジタルパターンと相対的に特定の点においてのアナロ ク信号の捕獲を開始するために使用することが可能であ
 る。それは「更に「DUTへ印加されるアナログ波形励 起か常にテスト毎に及びDUT毎にデジタルパターンと 相対的に同一の位相内にあるように該供給源を開始させ るために使用することが可能である。EINSTトリガ は、世給源シーケンサ内に格納されている波形情報かデ ジタルピンスライスエレクトロニクスにおけるフレーム 化情報と共働することが可能であるように、例えばデー タが適切な時間にフレーム内に入るように1つのデータ 10 ステップだけいつ前進するかを供給源シーケンサへ告げ るように、供給源シーケンサを制御するために使用する ことが可能である。同様に、EINSTトリガは 格納 されているフレーム化情報にしたがってフレームから捕 獲されているテータをいつ抽出するかを測定シーケンサ へ命令を与えるために使用することが可能である。

【0064】図30は1つのタイプの混合信号テストの 主要な信号処理を示しており その場合には、CODE Cの送信側と受信側との信号対雑音比が決定される。C ODECは単一チップ上において、デシタル・アナログ 20 (D, A)変換器及びアナログ・デジタル(A, D)変 換器を有しており。多分その他の回路も設けられてい る。図30の左側の欄は、CODECの送信側(D/A 変換器)をテストする場合の処理を示している。図30 の右側の欄はCODECの受信側(AンD変換器)をデ ストする場合の処理を示している。この場合には正弦波 であるテスト信号のデジタル表示がテスタCPU805 において形成され且つシステムセットアップ期間中にア ナロク供給源シーケンサ350のメモリ内へロードされ る。ユーザによって命令が与えられてデスタがセットアー ップされ且つ全ての必要なセットアップ情報が、VTI 828、THI858及びHSIユニット830、84 0.850等に接続されている高速バスを介して通信さ れているものと仮定する。

【0065】テストが開始すると、アナログ供給源シー ケンサ350はアナログチャンネルの経路C1を介して デジタル表示をサブルーチンメモリ及び交互データマル チプレクサ405へ通過させる。注意すべきととである か、この経路は図3-0において経路じとして示されてい るが、実際には、このような主つの経路は4つのアナロー40 クチャンネルの各々に対して設けられている。説明の便 宜七 アナログチャンネル王の経路Cは経路CIとして 言及し、アナログチャンネル2の経路Cは経路C2とし て言及し、アナログチャンネル丁の経路上はLTとして 言及する。具生の説明を簡単化するために、例えば経路 **D上を介してテータが連続される場合には、それらはア** プログチャンネル1のアナログ供給源シー ケンサ350 によって供給され且つアナログチャンネル上の波形供給 初エレクトロニクス380によって受取られるものと理 解する。アナログチャレネル1のDSPーAはDSP。

Alebora Aleborato グチャンマル2のDSP-AはDSP-Alebora をして言及する。

【0066】システムセットアップ期間中に、テジタル ピンスライスエレクトロニクス410は、信号レベル及 びタイミング等を含んてDUTに対してどのようにテー タをフレーム化し且つフォーマット化するかに関する エ ーサが定義した情報が供給される。テスト期間中に、経 路〇十上のデータはサフルーチンヌモリ及び交互データ マルチプレクサ405の制御下でフレーム内へ挿入され 且つ[] U T に対して適切にデジタルピンスライスエレク トニクス410においてフォーマット化される。その結 果得られるデジタル信号はデジタルピンエレクトロニク ス415及び経路E1を介してDUTへ供給される。 【0067】DUTの出力はアナログ正弦波信号であ り、それは経路H1を介して皮形測定ピンエレクトロニ クスWFM390小供給され、そこで該信号はデジタル 化される。その結果得られるデータは経路NIを介して アナログ測定シーケンサ355へ送給され、そこて1日 EE浮動小数点フォーマットへ変換される。このIEE 上浮動小数点データは経路K1、スーパーメザニン44 5及び経路LIを介してDSP AI 500へ転送さ れる。DSP・AI 500は捕獲したデータに関して 高速フーリエ変換を実施し、次いて信号対雑音比(SN R)の計算を行なう。SNRを計算した後に DSP-A 1 はデスト結果。この場合には93.5dBの単一の。 浮動小数点SNR値を表わすデータを保持する。DSP - A.1 500は、又、例えば偶発的な自由なダイナミ ックレンジ、全高調波歪等のセットアップ期間中にユー ぜによって命令された場合に興味のあるその他の関係を 計算することが可能である。SNRは、基本周波数Mに おけるパワーの、典型的にDCを排除した1乃至Nのそ の他の全てのスペクトル成分のパワーに対する比であ る。全高調波歪は、基本周波数Mにおけるパワーの、基 本周波数の高調波におけるパワーに対する比であって、 例えば、10におけるパワーの210、310及び41 **0におけるパワーの和に対する比である。偶発的自由ダ** イナミックレンシは、基本信号におけるパワーの次に大 きなスペクトル成分におけるパワーに対する比である。 【0068】CODECのD、A変換器がアナログチャ シネル上においてテストされている間に「CODECの」 A。D変換器は同時的にアナロクチャンネルとにおいて テストされる。正弦波を表わすテンタルテータがアナロ **ク供給源レーケンサ350によって経路りじを介して液 形供給源380ペ供給される。波形供給源は「対応する」** アナログ正弦波を経路下2上においてDUTのA_D変 換器で印加する。このA。D変換器の出力はデンタルデ ークであって、それは経路もじたひでシタルピンエレク トロニクス420を介してデッタルじょく デイノエレク 下ロニクス488~供給される。テンタルビンプライブ 50 エレクトロニクス425において。テンタルデータは論

26 0.5が経路B1上にユーザが定義したシーケンスのフ1 ームポインタ (a, b, b, a,等)を発生し、アナロ 7供給源シーケンサは波形セクメントの対応するシーケ **ンスを表わすデータを経路D1上に供給する。経路D1** 上のデータは波形供給源380によってアナログ信号へ 変換され、それは経路F1を介してDUT・印加され る。図示した例においては、DUTは周波数シットキー (FSK) 信号で駆動されるか、同一のDSPアトレス 技術を使用してフェーズシフトキー、マルチレベル、直 10 交変調型又はその他の信号を発生させることが可能であ る。DUTは印加されたアナログ信号をデジタルワート へ変換し、該デンタルワードは経路G1及ひデシタルビ シエレクトロニクス420を介してデジタルピンスライ スエレクトロニクス425へ供給される。このテストに おいては、デジタルワートの予測値はテストシステムセ **ットアップ期間中にピンスライスエレクトロニクス42** 5内に格納されている。これらの予測値はDUTに対し てのアナログ信号を発生させるために使用したユーザが 画定したパターンと同一である。デジタルピンスライス エレクトロニクス425は、スタンダートの1TS90 OOFXデンタルテスタにおけるように、実時間でDU Tからのデンタルワードを子側値と比較し且つエラーが 検知された場合にハードウエア欠陥検知プラグをセット することが可能である。ユーザがどのようにテスタをセ ットアップしたかに依存して、欠陥検知プラグがセット された場合にテストが終了されるか又はデバッグを行な **うために付加的なデータを収集するためにテストを継続** することが可能である。テストが完了すると、欠陥検知 フラグ及び。又はデバッグのために使用すべきデータは 30 HS 1840及びVT 1828を介してCPU805へ 送給することが可能である。CPU805は、該フラグ 及び、/又はデータから、DUTがピットエラーテストを パスしたか、不合格であったかを判別する。

【0070】本発明の混合信号テスタは、更に、A。D 変換器サーボループコードエッシ遷移正確性テストを実 施するのに適している。A.´D.変換器は、連続した範囲 にわたって無限の数の可能なアナログ入力値を有してい るが、離散的数のデジタル出力値を有しているに過ぎな い。A.(1)変換器を適切に特性づけするために、1つの コードから次のコードへ出力を遷移させる人力電圧の各 々を知ることが必要である。コードエッジ遷移電圧を決 定する主つの方法は、DUTへ電圧を印加し且つその応 答を七二々することである。

【0071】図30はこのようなデストを実施する場合 のアナログチャンネルにおける主要な信号の流れを示し ている。その目的とするところは、測定すべき遷移の正 の側において、所望のデンタルコードDATAzをDU 上の出力端において発生させるためにDUTへ印加せね ばならないアナログ人力電圧えを見つけだすことであ

理スレッシュホールドと比較され且つシステムセットア) 7期間中にユーサによって画定されたスレッシュホー **ルド及びタイミング情報を使用して、適宜の時間におい** てサンプリングする。その結果経路上立上において得ら れるデジタルデータは、典型的に、ピット毎にスクラン つルされる。何故ならば、ロードボートは、好適には、 各DUTピンを信号経路を交差することなしに最も近い テスタビンへ接続すべく構成されているからである。経 路上2上でピット毎にスクランプルされたデータは日~ 1ailマルチプレクサ430及ひアナログマルチプレ クサ435によってスクランプル解除され、これらのマ ルチプレクサはシステムセットアップ期間中に適宜の形 態に設定されている。経路J2上のスクランブル解除さ れたデータはアナロク測定シーケンサ355において1 EEE E浮動小数点フォーマットへ変換され(それはDS P処理のために好適なフォーマットである)、且つ経路 K2、スーパーメザニン445及び経路L2を介してD SP A2 500へ供給される。DSP A2 50 ロはこのデータに関して高速フーリエ変換を実施し且つ SNR及びその他のユーザか画定したパラメータを計算 20 する。SNRを計算した後に、DSP一A2はテスト結 果を保持し、この例においては、SNR値97、3dB を表わす単一の浮動小数点数を保持する。その処理を終 了すると、DSF・A 1及ひDSP・A 2の各々はその ことをCPU805へ告げる。CPU805によって質 問されると、DSP-AI及びDSP-A2はSNR値 をCPU805へ転送し、CPU805はそのSNR値 をシステムセットアップ期間中にユーザによって確立さ れたテスト限界に対してテストを行なう。CPU805 はCODECが限界内のものであり且つそのテストをバ スしたか又は限界外であり且つそのテストに不合格であ ったかを判別する。上述した実施例におけるように、テ スタが4個のアナログチャンネルを有する場合には、2 個のこのようなCODECの送信側及び受信側を同時的 にテストすることが可能である。同様に、最大で4個ま での任意の組合わせのA、D変換器及びD、A変換器を

【0069】【【31は時折モデムビットエラーレートデ ストと呼ばれるモデムビットエラーテストの主要な信号 処理を示している。DUT」この場合にはモデム(mo‐ dem)をアナログ信号で駆動し且つその出力をエラー に対してチェックする。適切なセットアップ情報がテス 上を開始する前にデストンステム要素、供給されている ものと仮定する。セットアップ期間中に、波形セグメン 下をまわすデータがアナログ供給源シーケンサ350の メモリ内に格納され、従って波形を表わす データがDS P=125 ひちからのフモームボインタに応答してアナロ 7世紀渡ノーケンサ350によって発生される。このデ スト期間中に、アナログ供給源シーケンサ350はDS。 P・アドレスモートで動作し、従ってDSP‐BI=5=50=る。HighLimit及びLowLimit値はりU

同時にテストすることが可能である。

27

「小印加されるべきアナログ値に対するユーザか定義した限界値である。 \mathbf{x} (n) の値はテストプロセスの与えられた繰返しn期間中にDUTへ印加されるアナログ電圧である。 \mathbf{z} + $\mathbf{\epsilon}$ 及び \mathbf{z} - $\mathbf{\epsilon}$ の値は決定した値の \mathbf{z} における許容可能なエラー帯域のユーザか画定した限界値である(即ち $\mathbf{\epsilon}$ は \mathbf{z} の側定に対する許容可能な分解能である)。 \mathbf{g} 数 \mathbf{w} は極性フラグ(+1又は-1の値を持っている)であり、それはDUTへ印加されるべき \mathbf{x} (n) の次の値は前の繰返しから増加されるべきてある

(n)の次の値は前の繰返しから増加されるべきてあるか又は減少されるべきであるかを表わし 即ち、DUT 10 へ現在の値x(n)を印加すると所望の遷移コードDA TAzより高いか又は低い出力コードを発生させるか否かを表わす。y(n)の値は最後のKパス期間中にDU Tへ印加されるx(n)の値の移動平均であり、尚Kは移動平均に対するユーザか画定した繰返し数である。テストシステムはテストを開始する前にユーサによって命令されたように初期化されているものと仮定する。

【0072】図32を参照すると、プロセスは既知の値 の2の幾分上側又は下側であるユーサの推定値20を表 わず値へ設定された変数x(0)及び初期化された変数 20 w及びnでスタートする。例えば、変数x(0)がユー 世によって2の予測値より幾分低い値に設定された場合 には、変数wは1に設定されて、zがx(0)の初期値 よりも大きいものであることが予測されることを表わ す。変数nは0へ初期化されて、これがテストループの ①番目の繰返してあることを表わす。DSP-B1 5 0.5は経路B1上のx(1)の値を表わすデータをアナ ログ供給源シーケンサ350へ供給する。とのテストの 場合には、供給源シーケンサ350はフロースルーモー 手にあり、従ってデータは修正されることなしに信号経 30 路D1へ通過され、従って波形供給源380小供給され る。波形供給源380はそのデータをディスクリート即 ち離散的なアナログ電圧x(1)へ変換し且つその値を 経路F1を介してDUT290へ印加する。 DUTは印 加されたアナログ電圧x(1)を経路G1を介してフォ ーマット化したデジタルコードへ変換する。そのデジタ ルコードはデジタルピンエレクトロニクス420を介し て通過され。デジタルピンスライスエレクトロニクス4 25によってフォーマットが解除され。マルチプレクサ 430及び435を介して通過され、且つシリアルデー 40 タストリームとしてアナログ測定シーケンサ355八印 加される。アナログ測定シーケンサ3.55は、データバ ラガー482においてシリアルデータをバラレルデータ へ変換し、フォーマッタ484においてそのパラレルデ ータを1-E-E-E-浮動小数点フォーマ テトへ変換し - 且つ DUT出力のその浮動小数点表示を経路K 1 上、供給す る。浮動小数点影示(DALAn)はスーパーメザニン 445を介し且つ経路し上を介してDSP AI 50 ①一移行し、そこでそれは興味のあるコード遷移DAT Aっと比較される。この繰返しnに対するコーTDAT 50 − Anの値がコート遷移DATAでの値以上であると、wは次の繰返しに対して一1へセットされる。コードDATAnの値がコート遷移DATAでよりも低い場合には、wは次の繰返しに対して+1へセットされる。DSP-A1 500は経路M1を介してwの値をメモリ535小送給し、そとで、それはDSP-B1 500ペアクセスすることが可能である。

【0073】DSP-B1 500は 変数wの極性を 考慮に入れて、各繰返し毎にx(n)の値を積分し、例 えば、 $x(n) = x(n-1) + A \cdot w$ てあり、向A は テストループの1つの繰り返しから次のものへx(n) の値をとの程度インクリメント即ち増分させるかを支配 するユーサが画定した変数である。変数Aは一定値とす。 ることか可能であるが 好適には 初期的には2の値が 所定の範囲となるまでx(n)の値を大きなステップで 移動させることを可能とし、目つえの値がユーザにとっ て許容可能な分解能で決定されることを確保するために 次第にステップ寸法を減少させる適宜のアルゴリズムに よって決定される。とのような可変ステップ寸法アルゴ リズムは、与えられた分解能でテスト結果を得るために 必要な繰返し回数を減少させることが可能である。DS P‐B1‐505は、最後のKパス期間中にDUTへ印 加されるアナロク電圧x(n)の移動平均y(n)を維 持し、例えば、それは次式のように表わすことが可能で ある。

【0074】 【数式1】

$$y(n) = \{\frac{1}{K}\}_{k=0}^{K-1} \times (n-k)$$

【0075】尚、kは加算指数である。

【0076】次いで、DSP-B1はnの値をインタリメントし、且つ移動平均が移動した分がユーザが定義した分解能よりも小さいものである場合にはテストループから抜け出る。即ち、「y(n)ーy(n-1)」

てある場合にループから抜け出る。移動平均がユーサが画定した分解能の範囲内のものでない場合には「DSP-B1は経路B1を介してx(n)のアップデートした値のデジタル表示をアナログ供給源シーケンサ350へ送給する。この流れのループは「DSP-B1がテストループから抜け出るまで繰返し行なわれる。テストループから抜け出ると、DSP-B1はy(n)の値をテスタCPU805へ送給する。

【10177】この流れループを介して多数のパスにわたり信号経路ド1において時間に関しての電圧をモニタする場合には、よの値をオーバーシュートするまでそれは増加する傾向であり、又よの値をアンダーシュートするまで減少する傾向である。即ち、信号経路ド1における電圧は多数のパスにわたりコード遷移電圧2に関して振動するように見え、それは次第に減少する振幅の鋸歯状波のように見える。安定化された移動平均y(n)によ

って示されるように、ユーザが画定した分解能限界内に おいてとの電圧信号がえに関して安定化すると、メ

(n)の値をコードエッジ遷移電圧としてとることが可 能である。

【ロロ78】以上。本発明の具体的実施の態様について 詳細に説明したが、本発明は、これら具体例にのみ限定 されるべきものではなく、本発明の技術的範囲を逸脱す ることなりに種々の変形が可能であることは勿論であ

【【個面の簡単な説明】

【図1】 本発明に基づく混合信号テスタの幾つかの機 能的能力を示した概略図。

【【図2】 本発明に基づく混合信号テストシステムの全 体的なアーキテクチュアを示した概略図。

【図3】 本発明の好適実施例に基づく混合信号テスト システムの信号チャンネルのハイレベルブロック線図を 示した概略図。

【図4】 図3のテストシステムの信号経路の詳細なブ ロック図。

【図5】 図4のDSPエンジンのハイレベルアーキテ 20 クチュアを示した概略図。

【図6】 ブロック動作モードにおける図4のアナログ チャンネルの1つの状態を示した概略図。

【【【【】7】 ブロック動作モードにある図4のアナログチ ャンネルの別の状態を示した概略図。

【図8】「本発明に基づく混合信号テストシステムの全 体的なアーキテクチュアを示した概略プロック図。

【国9】 本発明に基づくテストシステムのハイレベル 動作を制御するためのテストプロセサにおいて走るスケ ジューラープログラムのフローチャートを示した概略

【図10】 本発明に基づいてテストシステムを所定の 形態とさせるためのユーザインターフェースの機能的表 示を示した概略図。

本発明に基づいてテストシステムを所定の 形態とさせるための別のユーザインターフェースの表示 を示した概略図。

【1412】 - 4発明に基づくテストシステムのDSP機 能の階層的メニューを示した説明図。

【【図13】 「佐発明に基づいて髙精度波形測定のための」40 「ute(実行)」サブ状態線図を示した概略図。 アナログチャンネルをセットアップするためにバラメー タ人力を促すプロックをもったユーザインターフェース の表示を示した概略図。

【1414】 本発明に基づいて高精度波形供給動作を行 なうためのアナログチャンネルをセットアップするため にパラメータ人力を促すプロックをもったユーザインタ ·・フェースの表示を示した概略図。

[[4] [5]] - 本発明に基づいてテスクを制御するのに有 用なソフトウエアツールの特徴を示した上つのグラフィ ック表示を示した概略図。

【【416】 本発明に基づいてテスタを制御するのに有 用なソフトウエアツールの特徴を示した上つのクラフィ テク表示を示した概略図。

【1417】 本発明に基づいてテスタを制御するのに有 用なソフトウェアツールの特徴を示した1つのクラフィ っク表示を示した概略図。

【【4】8】 本発明に基ついてテスタを制御するのに有 用なソフトウエアツールの特徴を示した上つのグラフィ ック表示を示した概略図。

【図19】 本発明に基づいてテスタを制御するのに有 10 用なソフトウエアツールの特徴を示した上つのグラフィ ック表示を示した概略図。

【図20】 本発明に基づいてテスタを制御するのに有 用なソフトウエアフールの特徴を示した1つのグラフィ ック表示を示した概略図。

【図21】 本発明に基づく混合信号テスタのランタイ ム動作に対する状態線図を示した概略図。

【図22】 本発明に基づく混合信号テストの動作シー ケンスを示した概略図。

【図23】 本発明に基づく混合信号テスタのアナログ 要素を所定の形態とするための「ロード」サブ状態線図 を示した概略図。

【図24】 本発明に基づく混合信号テスタのハードウ エア要素を初期化させるための「インストール」サブ状 態線図を示した概略図。

【図25】 本発明に基づく混合信号テスタのアナログ 要素を初期化させるための「init(初期化)」サブ 状態線図を示した概略図。

【図26】 本発明に基づく混合信号テスタにおいての 30 テストの実行におけるアナログ要素の第一「execu te(実行)」サブ状態線図を示した概略図。

【図27】 本発明に基づく混合信号テスタにおいての テストの実行におけるアナログ要素の第二「execu t e (実行)」サブ状態線図を示した概略図。

【図28】 本発明に基づく混合信号テスタにおいての テストの実行においてのアナログ要素の第三「exec ute(実行)」サブ状態線図を示した概略図。

【図29】 本発明に基づく混合信号テスタにおいての テストの実行においてのアナログ要素の第四「exec

【図30】 本発明に基づくCODEC送信。受信信号 対雑音比テストの主要な信号処理を示した概略図。

【[431] 本発明に基づくモデムビットエラーレート テストの主要な信号処理を示した概略図。

【[432] 本発明に基づくA Dサーボループコード エラジ遷移正確性テストの主要な信号処理を示した概略 I∡I。

【符号の説明】

100 - 混合信号DUT

|50|| | 1 | 1 | 5 || アナログ入力端

(17)

特開平9-189750


32


110 正弦波 115 データシーケンサ 120 DAC 125 フィルタ 130 デジタル入力端 135 データシーケンサ 140 フォーマッタ 145 アナログ出力端 150 アナロク信号

*155 フィルタ 160 ADC 捕獲メモリ 165 DSP 170 175 デジタル出力端 180 フォーマッタ 捕獲メモリ 185 190 DSP *

【図1】


【図6】






【図2】

【図7】






【図18】


【図16】

【図17】







【図3】




【図15】




【図19】




[図4]



[図5]




[||48]




2305

[|| 20] [|2|9] Miestiool 900 スタート 915 910 EXECUTE NO スリングショ ットテスタ? FX ASAP使用 A YES 920 [図23] 925 NO 実行すべきう ストップ ストあるか? 935 DO: SETUP_ CONFIG() YES 930 /LOAD DEFAULTS NO 混合信号 テスト? 従来のASAP DC: DEN_LOND_ DEFAULTS() テストを実行 YES 940 現在のテストはロードボードツ NO テストか? YES 全混合信号テストが ,945 完了するのを特機 950 BSPは現在の テストに対し捕獲を保持 できるか? NO DSPがメモリバンクを解 放するまでアイドリング YES 955 現在の捕獲を保持 ,960 すべくDSPへ命令 965 現在のテストはロードボードツ テストか? YES 現在の混合信号テスト の完了を待機 NO 970

【图25】




【図10】




【図11】


【図27】




[||12]




[図22]




[図13]




【図14】




[|||21]




【図24】




[|| 29]



【||| 26]




【図28】




[図30]

CODEC Tx/Rx SNRテスト



[図31]

モデムビットエラーテスト



テスタ コンピュータ (805)

IF (NO VECTORS FAIL) THEN PASS ELSE FAIL

【図32】

A/Dシリアルループコードエッジ遷移正確性テスト

フロントページの続き

- (72)発明者 カンナン コナス
 アメリカ合衆国、 カリフォルニア
 94536、 フリモント、 セイルフィッシュ コモン 38948
- (72)発明者 ロバート ワイト イギリス国、 ハンツ ビイエイチ24 3 エルエイ、 リングウッド、 ノース プ ルナー ロード 89
- (72)発明者 エリック ノートン アメリカ合衆国, カリフォルニア 95014, クバチーノ, マククレラン ロード 22015
- (72)発明者 スチュアート ロバート ピアース アメリカ合衆国、 カリフォルニア 95136、 サン ノゼ、 サウザンド オークス コート 4515